日媒曝台積電研發新型先進封裝技術　轉向矩形基板

【于倩若／綜合外電】日媒披露台積電探索全新晶片封裝方法以滿足AI（人工智慧）榮景需求，英特爾和三星也在測試這種矩形基板。

■相關新聞：傳台積電封裝技術晶圓級轉向面板級封裝　群創沾光

全球最大晶片製造商台積電正在探索一種新的先進晶片封裝方法，以跟上AI推動的算力需求。《Nikkei Asia》引述多位知情人士報導，台積電正在與設備和材料供應商合作開發這種新方法，儘管商業化可能需要數年時間。

知情人士表示，新方法背後的想法是使用矩形面板狀基板，而不是目前使用的傳統圓形晶圓，從而允許在每個晶圓上放置更多組晶片。

這項研究仍處於早期階段，但它代表了台積電的重大技術轉變，而台積電此前認為使用矩形基板太具有挑戰性。為了使新方法發揮作用，台積電及其供應商必須投入大量時間和精力來開發以及升級或更換大量生產工具和材料。

知情人士透露，目前正在試驗的矩形基板尺寸為510毫米乘以515毫米，可用面積是圓形晶圓的3倍以上。消息人士稱，矩形形狀意味著邊緣處留下的未使用區域也會減少。

台積電先進晶片堆疊和組裝技術用於為輝達（Nvidia）、超微（AMD）、亞馬遜和Google生產AI晶片，採用目前最大的12吋矽晶圓。

台積電正在擴大其在台灣的先進晶片封裝產能，以滿足失控的需求。知情人士透露，台中的擴張主要是為了輝達，而台南的擴張則是為了亞馬遜和亞馬遜的晶片設計夥伴世芯電子。

《Nikkei Asia》尋求台積電置評，台積電表示「密切關注先進封裝的進展和發展，包括面板級封裝」，並表示不會對個別客戶發表評論。

晶片封裝技術曾被視為在晶片製造中技術含量相對較低，但對於保持半導體進步的步伐變得愈來愈重要。

對於像輝達H200和B200這樣的AI運算晶片，僅使用最先進的晶片生產是不夠的。台積電首創稱為CoWoS（Chip-on-Wafer-on-Substrate）先進晶片封裝技術也是必要的。例如，對於B200晶片組，CoWoS可以組合2個Blackwell GPU（圖形處理器），並將它們與8個高頻寬記憶體（HBM）連接，實現快速資料吞吐量和加速運算效能。

但隨著晶片尺寸不斷增大以容納更多電晶體並整合更多記憶體，當前行業標準（面積約為7萬685平方毫米的12吋晶圓）可能不足以高效地封裝尖端晶片。

例如，據晶片業高層指出，單片晶圓上只能建造16組B200，而且這是假設生產良率為100%的情況。根據摩根士丹利估計，大約29組早期的H200和H100晶片可以封裝在一塊晶圓上。

一位晶片產業高層告訴《Nikkei Asia》：「趨勢是確定的，隨著晶片製造商從用於AI資料中心運算的晶片中，擠出更多算力，封裝的尺寸只會變得更大，但這仍處於早期階段，例如，尖端晶片封裝中在新型基板上塗怖光阻劑就是瓶頸之一，需要台積電等晶片製造商的雄厚財力才能推動設備製造商做出設備設計改變。」

Bernstein Research半導體分析師Mark Li表示，台積電可能需要盡快考慮使用矩形基板，因為AI晶片組每個封裝將需要更多晶片，「這種轉變需要對設施進行重大改革，包括升級機械手臂和自動化材料處理系統來處理不同形狀的基板，這可能是一個跨越5到10年的長期計劃，不是短期內可以實現的。」

英特爾也在與供應商合作探索面板級封裝，而在顯示器製造方面擁有專業知識的三星，也嘗試了新的晶片封裝方式。

一些公司，例如晶片封裝和測試廠商台灣力成科技，已投資於面板級晶片封裝技術。中國大陸京東方和台灣群創光電等顯示面板製造商，也投入資源開發面板級晶片封裝技術，這些公司跨入半導體產業有一部分是為了實現多元化。