扇出型面板級封裝突竄紅！　一文看懂和傳統晶圓級封裝有何不同之處

財經科技新知

2024/07/14 11:31

【記者蕭文康／台北報導】由於台積電（2330）先進封裝技術CoWos產能吃緊，加上近日傳出鴻海（2317）集團包括群創（3481）及夏普積極發展FOPLP（Fan-out Panel Level Package，扇出型面板級封裝），號稱方形的玻璃基板面積700毫米乘以700毫米（mm）約可容納約7個12吋晶圓，封裝速度快7倍，利用率高達95%，引發市場關注，《知新聞》整理究竟什麼是面板級封裝？有何優劣勢？

工研院與群創合作面板型封裝，由於面板的基版面積較大且為方形，很適合方型晶片，面積利用率上可高達 95%，突顯出「面板級扇出型封裝」在面積使用率及成本上的優勢。工研院提供

zoomin — 工研院與群創合作面板型封裝，由於面板的基版面積較大且為方形，很適合方型晶片，面積利用率上可高達 95%，突顯出「面板級扇出型封裝」在面積使用率及成本上的優勢。工研院提供

什麼是面板級封裝？

扇出型面板級封裝（FOPLP；Fan-out Panel Level Packaging ）和傳統扇出型晶圓級封裝不同點在於製程上由晶圓改成方型的玻璃基板，由於尺寸較大，可容納晶片數量及使用面積均優於晶圓級封裝，且使用功耗也可以大幅降低，但缺點是FOPLP線寬及線距尚無法達到晶圓級封裝的水準，因此FOPLP的應用暫時止步於PMIC等成熟製程、成本較敏感的產品，待技術成熟後才會導入到主流消費性IC產品。

工研院「超低翹曲面板級扇出封裝結構」可應用下世代IC封裝

事實上，早上2018年，工研院就在SEMICON Taiwan 2018展出的技術包括「超低翹曲面板級扇出封裝結構」，工研院研發的面板級扇出型封裝（Fan-out Panel Level Packaging；FOPLP）因載具面積大，對降低生產成本有顯著的助益，為扇出型封裝技術發展的驅動力。

但同時也面臨許多挑戰；其中，面板級扇出型封裝由於載板尺寸更大，膜層堆疊往往會造成更嚴重的翹曲，導致整體良率的下降。為此，工研院開發低應力面板級扇出型封裝技術，克服傳統模封造成之翹曲問題，並結合機械式取下，提供完整解決方案，可應用於下世代高性價比、高整合度IC封裝領域。

面板級封裝面積使率達95%優於晶圓級封裝的85%

目前扇出型封裝以「晶圓級扇出型封裝」為主，所使用設備成本高且晶圓使用率為85%，相關的應用如要持續擴大，擴大製程基板的使用面積以降低製作成本就很重要。「面板級扇出型封裝」由於面板的基版面積較大並且是方形，而晶片也是方形，在生產面積利用率可高達95%，凸顯「面板級扇出型封裝」在面積使用率上的優勢。

工研院開發的「低翹曲面板級扇出型封裝整合技術」，具備超薄、可封裝高密度接腳的優勢，並藉由結構力學模擬輔助製程設計，解決生產中大尺寸基板因應力所造成之翹曲問題。

工研院與群創合作切入面板級扇出型晶片封裝應用

工研院以此技術與群創光電合作，將其現有的3.5代面板產線轉作成面板級扇出型晶片封裝應用，除了提升目前現有產線利用率，就資本支出來說更具備優勢，未來可切入中高階封裝產品供應鏈，搶攻封裝廠訂單，以創新技術創造高價值。

AMD接洽台積電以FOPLP技術進行晶片封裝

TrendForce指出，自台積電於2016年開發命名為InFO（整合扇出型封裝）的FOWLP（扇出型晶圓級封裝）技術，並應用於iPhone7手機所使用的A10處理器後，OSAT（專業封測代工廠）業者競相發展FOWLP及FOPLP技術，以提出單位成本更低的封裝解決方案。

自今年第2季起AMD（超微）等晶片業者積極接洽台積電及OSAT業者，洽談以FOPLP技術進行晶片封裝，帶動業界對FOPLP技術的關注。根據全球市場研究機構TrendForce調查，在FOPLP封裝技術導入上，三種主要模式包括「OSAT業者將消費性IC封裝方式自傳統封裝轉換至FOPLP」；「foundry（專業晶圓代工廠）、OSAT業者封裝AI GPU，將2.5D封裝模式自wafer level轉換至panel level」；「面板業者封裝消費性IC」等三大方向。

FOPLP的應用暫時止步於PMIC等成熟製程、成本較敏感產品

從OSAT業者封裝消費性IC，自傳統封裝轉換至FOPLP發展的合作案例來看，以AMD與PTI（力成）、ASE（日月光）洽談PC CPU產品，Qualcomm（高通）與ASE洽談PMIC（電源管理IC）產品為主。以目前發展來看，由於FOPLP線寬及線距尚無法達到FOWLP的水準，因此FOPLP的應用暫時止步於PMIC等成熟製程、成本較敏感的產品，待技術成熟後才會導入到主流消費性IC產品。

若是觀察foundry、OSAT業者封裝AI GPU，將2.5D封裝模式自wafer level（晶圓級）轉換至panel level（面板級）合作模式，則是以AMD及NVIDIA（輝達）與TSMC、SPIL (矽品)洽談AI GPU產品，在既有的2.5D模式下自wafer level轉換至panel level，並放大晶片封裝尺寸最受到矚目，惟由於技術的挑戰，foundry、OSAT業者對此轉換尚處評估階段。

以面板業者封裝消費性IC為發展方向的則以NXP（恩智浦）及STMicroelectronics（意法半導體）與Innolux（群創）洽談PMIC產品為代表。

從FOPLP技術對封測產業發展的影響面來看，第一，OSAT業者可提供低成本的封裝解決方案，提升在既有消費性IC的市占，甚至跨入多晶片封裝、異質整合的業務；第二，面板業者跨入半導體封裝業務；第三，foundry及OSAT業者可壓低2.5D封裝模式的成本結構，甚至藉此進一步將2.5D封裝服務自既有的AI GPU市場推廣至消費性IC市場；第四，GPU業者可擴大AI GPU的封裝尺寸。

FOPLP在消費性IC及AI GPU應用時間點分別落於2024年下半年後、以及2027年後

TrendForce認為，FOPLP技術的優勢及劣勢、採用誘因及挑戰並存。主要優勢為低單位成本及大封裝尺寸，惟技術及設備體系尚待發展，技術商業化的進程存在高度不確定性，預估目前FOPLP封裝技術發展在消費性IC及AI GPU應用的量產時間點，可能分別落於2024年下半年至2026年，以及2027-2028年。